Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

The Interrupt Enable register enables the interrupts reported by the MAC DMA Interrupt Status
Register (EMACDMARIS). Setting a bit to 0x1 enables a corresponding interrupt. After a hardware
or software reset, all interrupts are disabled.

Ethernet MAC DMA Interrupt Mask Register (EMACDMAIM)

Base 0x400E.C000
Offset 0xC1C
Type RW, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

NIE

reserved

RW

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

TIE

TSE

TUE

TJE

OVE

UNE

RIE

RUE

RSE

RWE

ETE

reserved

FBE

ERE

AIE

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RW

RO

RO

RW

RW

RW

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x0

RO

reserved

31:17

Normal Interrupt Summary Enable

Description

Value

Normal interrupt summary is masked.

0

Normal interrupt summary is enabled.

1

This bit enables/masks the

ERI

,

RI

,

TU

, and

TI

bits in MAC DMA

0x0

RW

NIE

16

Abnormal Interrupt Summary Enable

Description

Value

Abnormal interrupt summary is disabled.

0

Abnormal interrupt summary is enabled.

1

This bit enables/masks the

TPS

,

TJT

,

OVF

,

UNF

,

RU

,

RPS

,

RWT

,

ETI

and

FBI

bits in MAC DMA Interrupt Status Register (EMACDMARIS)

0x0

RW

AIE

15

Early Receive Interrupt Enable

Description

Value

Early receive interrupt is disabled.

0

Early receive interrupt is enabled. Normal Interrupt Summary
Enable (

NIE

, bit 16) must also be set to 0x1.

1

0x0

RW

ERE

14