Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

Fields in this register are used to configure the Ethernet PHY. These configuration values are
programmed by the system processor after a POR. The

DONE

bit in the EPHYCFG1 register is set

when configuration is complete. This register is used when the user requires a configuration different
from what is provided in the EMACPC register.

Ethernet PHY Configuration 2 - MR10 (EPHYCFG2)

Base n/a
Address 0x00A
Type RW, reset 0x0004

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

reserved

ODDNDETDIS

RXERRIDLE

ISOMIILL

ENLEDLINK

EXTFD

FLUPPD

reserved

RO

RW

RW

RW

RW

RW

RW

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x0

RO

reserved

15:7

Fast Link-Up in Parallel Detect Mode

In fast-auto MDI-X and in robust-auto MDI-X modes (bits 6 and 5 in
register EPHYCFG1), this bit is automatically set.

Description

Value

Normal Parallel Detection link establishment

0

Enable Fast Link-Up time During Parallel Detection

1

0x0

RW

FLUPPD

6

Extended Full-Duplex Ability

Encodes the type of PHY attached.

Description

Value

Disable extended full-duplex ability. Decision to work in
full-duplex or half-duplex mode follows IEEE specification.

0

Force full-duplex while working with link partner in forced
100B-TX. When the PHY is set to Auto-Negotiation or Force
100B-TX and the link partner is operated in Force 100B-TX, the
link is always full duplex

1

0

RW

EXTFD

5

Enhanced LED Functionality

Description

Value

LED Link is ON when link is established.

0

LED Link is ON only when link is established in 100B-TX Full
Duplex mode.

1

0

RW

ENLEDLINK

4