Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

Data Bus

LCDDATA[3:0]

001

4

Passive
(STN)
Mono 4-bit

Pixel Clock

LCDCP

Horizontal clock (line clock)

LCDLP

Vertical clock (frame clock)

LCDFP

AC Bias

LCDAC

Not used

LCDMCLK

Data Bus

LCDDATA[7:0]

101

8

Passive
(STN)
Mono 8-bit

Pixel Clock

LCDCP

Horizontal clock (line clock)

LCDLP

Vertical clock (frame clock)

LCDFP

AC Bias

LCDAC

Not used

LCDMCLK

Data Bus

LCDDATA[7:0]

100

8

Passive
(STN)
Color

Pixel Clock

LCDCP

Horizontal clock (line clock)

LCDLP

Vertical clock (frame clock)

LCDFP

AC Bias

LCDAC

Not used

LCDMCLK

Data Bus

LCDDATA[15:0]

x10

16

Active
(TFT)
Color

Pixel Clock

LCDCP

Horizontal clock (line clock)

LCDLP

Vertical clock (frame clock)

LCDFP

AC Bias

LCDAC

Not used

LCDMCLK

The block diagram of the Raster controller is shown in Figure 26-1 on page 1848. Figure
26-2 on page 1855 illustrates its logical data path for various operation modes (passive (STN) versus
active (TFT) and various BPP size). Figure 26-2 on page 1855 shows that:

■ The gray-scaler/serializer and output FIFO blocks are bypassed in active (TFT) modes.

■ The palette is bypassed in both 12- and 16-BPP modes.