Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

MONO8B=0

Pixel clock

Pix1

Pix2

Pix3

Pix4

LCD

controller

output

pins

Pixel
data [3:0]

Pixel data pin 0

Pixel data pin 1

Pixel data pin 2

Pixel data pin 3

MONO8B=1

Pixel clock

Pix1

Pix3

Pix5

Pix7

LCD

controller

output

pins

Pixel data pin 0

Pixel data pin 2

Pixel data pin 4

Pixel data pin 6

Pix2

Pix4

Pix6

Pixel data pin 1

Pixel data pin 3

Pixel data pin 5

Pixel
data [7:0]

(Pix1)

R

LCD

controller

output

pins

Pixel
data [7:0]

Pixel data pin 7

(Pix3)

B

(Pix6)

G

(Pix1)

G

(Pix4)

R

(Pix6)

B

(Pix1)

B

(Pix4)

G

(Pix7)

R

(Pix2)

R

(Pix4)

B

(Pix7)

G

(Pix2)

G

(Pix5)

R

(Pix7)

B

(Pix2)

B

(Pix5)

G

(Pix8)

R

(Pix3)

R

(Pix5)

B

(Pix8)

G

(Pix3)

G

(Pix6)

R

(Pix8)

B

Pixel data pin 6

Pixel data pin 5

Pixel data pin 4

Pixel data pin 3

Pixel data pin 2

Pixel data pin 1

Pixel data pin 0

Pixel clock

A feature exists in the LCD to cover either the top or lower portion of the display with a default color.
This feature is called a subpicture and is illustrated in Figure 26-14 on page 1866. Subpictures are
only allowed for Active Matrix Mode (when

LCDTFT

= 0x1 in the LCD Raster Control

(LCDRASTRCTL) register).

Subpicture reduce the bandwidth since lines containing default pixel data are not read from memory.
For example, suppose the panel has 100 lines of which 50 are default pixel data lines. Then, only
50 lines of data are DMAed from DDR for this subpicture setup. That is, the LCD DMA Frame Buffer
n Base Address (LCDDMABAFBn) and LCD DMA Frame Buffer n Base Address
(LCDDMABAFBn) registers only encompass 50 lines of data instead of 100.