Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

■ DMA FIFO Underflow: The FIFO Underflow (

FIFOU

) interrupt is triggered when the real-time

output needs to send a value for pixel data but one cannot be found in the FIFO.

■ AC Bias Count Decremented to Zero: For Passive Matrix displays, a count can be kept of the

number of times the AC Bias line toggles. Once the specified number of transitions has been
seen, the AC Bias Count (

ACBS

) interrupt is triggered. The module does not post any further

interrupts or keep counting AC Bias transitions until the interrupt has been cleared.

■ Frame synchronization lost: When the DMA module reads a frame buffer and stores it in the

FIFO, it sets a start frame and an end frame indicator embedded with the data. On retrieving the
data from the FIFO, the Sync Lost (

SYNCS

) interrupt is triggered if the start indicator is not found

at the first pixel of a new frame.

■ Recurrent Raster mode frame done: In raster mode, the Recurrent Frame Done (

RRASTRDONE

)

interrupt is triggered each time a complete frame has been sent to the interface pins.

■ Raster or LIDD frame done (shared interrupt): In LIDD DMA mode, a frame buffer of data is sent.

When the frame buffer has completed, the LIDD Frame Done (

DONE

) interrupt is triggered. In

order to do another LIDD DMA, the DMA engine must be disabled and then re-enabled.

In Raster mode, the interrupt is triggered after LCDEN bit is programmed to 0 in the LCD Raster
Control (LCDRASTRCTL) register and after the last frame is sent to the pins. After the Raster
mode DMA is running, the interrupt occurs only once after the module is disabled.

The interrupts are enabled in the LCD Interrupt Mask register (LCDIM) register. All pending
interrupts in the LCD module must be serviced by the Host's Interrupt Service Routine before it
exits.

The LCD Controller supports character-based LCD panels by ensuring the bus cycles for
reading/writing commands and data are met. The LIDD (LCD Interface Display Driver) provides this
support. The LIDD interfaces with an ARM CPU in the SOC using a VBUS slave port. Abundant
programmable timing parameters can be configured such that the off-chip interface can support a
wide variety of character based LCD panels. Alternatively, the DMA module can be used to mimic
the CPU and perform a sequence of write-only data bus transactions to the character based LCD
panel. The Motorola and Intel interfaces support asynchronous and synchronous modes. The only
difference between the two is that, for synchronous mode, the internal bus clock is output on a pin
that replaces CS1. In other words, only one character panel can be supported under synchronous
mode while two panels can be supported for asynchronous mode.

Basic configuration of the LCD controller is as follows:

Enable the LCD Controller in the System Control module using the RCGCLCD register. See
page 418.

Enable the DMA, core and LIDD controller (if required) in the LCDCLKEN register.

Select the LCD mode (LIDD or Raster) by programming the

LCDMODE

bit in the LCDCTL register.

In addition, configure the LCDCP or LCDMCLK frequency through the

CLKDIV

field.

When operating in LIDD mode: