Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

Description

Reset

Type

Name

Bit/Field

Invert Pixel Clock

Description

Value

Data is driven on the LCD's data lines on the rising edge of

LCDCP

.

0

Data is driven on the LCD's data lines in the falling edge of

LCDCP

.

1

For Active Matrix output (

LCDTFT

=1), the Output Pixel Clock is a free

running clock in that it transitions in horizontal blanking (including
horizontal front porch, horizontal back porch) areas and all vertical
blanking times.

For Passive Matrix output (

LCDTFT

=0), the Output Pixel Clock on occurs

when an output data value is written. It is in a return-to-zero state when

INVPXLCLK

=0 and a return-to-one state when

INVPXLCLK

=1.

0

RW

INVPXLCLK

22

Invert Hysync

Description

Value

LCDLP

pin is active high and inactive low

0

LCDLP

pin is active low and inactive high

1

Active and passive mode: horizontal sync pulse/line clock active between
lines, after the end of line wait period

0

RW

IHS

21

Invert Vsync

Description

Value

LCDFP

pin is active high and inactive low

0

LCDFP

pin is active low and inactive high

1

Active mode: vertical sync pulse active between frames, after end of
frame wait period

Passive mode: frame clock active during first line of each frame

0

RW

IVS

20

AC Bias Pins Transitions per Interrupt

Value (from 0x0 to 0xF) used to specify the number of AC Bias pin
transitions to count before setting the line count status (

ACBS

) bit,

signaling an interrupt request. Counter frozen when

ACBS

is set, and is

restarted when

ACBS

is cleared by software. This function is disabled

when ACBI = 0x0000.

0x0

RW

ACBI

19:16

AC Bias Pin Frequency

Value (from 0x0 to 0xFF) used to specify the number of line clocks to
count before transitioning the AC Bias pin.

This pin is used to periodically invert the polarity of the power supply to
prevent DC charge build-up within the display.

ACBF

= Number of line

clocks/toggle of the

LCDAC

pin.

0x00

RW

ACBF

15:8

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x0

RO

reserved

7:6

Bits 9:8 of the horizontal back porch field.

0x0

RW

MSBHBP

5:4