Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

This register provides the current set of interrupt sources that are asserted, regardless of whether
they cause an interrupt to be asserted to the controller (configured through the QEIINTEN register).
If a bit is set, the latched event has occurred; if a bit is clear, the event in question has not occurred.

QEI Raw Interrupt Status (QEIRIS)

QEI0 base: 0x4002.C000
Offset 0x024
Type RO, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

INTINDEX

INTTIMER

INTDIR

INTERROR

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x0000.000

RO

reserved

31:4

Phase Error Detected

The

INTERROR

bit is only applicable when the QEI is operating

in quadrature phase mode (

SIGMODE

=0).

Description

Value

An interrupt has not occurred.

0

A phase error has been detected.

1

This bit is cleared by writing a 1 to the

INTERROR

bit in the QEIISC

register.

0

RO

INTERROR

3

Direction Change Detected

Description

Value

An interrupt has not occurred.

0

The rotation direction has changed

1

This bit is cleared by writing a 1 to the

INTDIR

bit in the QEIISC register.

0

RO

INTDIR

2

Velocity Timer Expired

Description

Value

An interrupt has not occurred.

0

The velocity timer has expired.

1

This bit is cleared by writing a 1 to the

INTTIMER

bit in the QEIISC

register.

0

RO

INTTIMER

1