Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

Instruction Register (IR)

TAP Controller

BYPASS Data Register

Boundary Scan Data Register

IDCODE Data Register

ABORT Data Register

DPACC Data Register

APACC Data Register

TCK

TMS

TDI

TDO

Cortex-M4F
Debug
Port

The following table lists the external signals of the JTAG/SWD controller and describes the function
of each. The JTAG/SWD controller signals are alternate functions for some GPIO signals, however
note that the reset state of the pins is for the JTAG/SWD function. The JTAG/SWD controller signals
are under commit protection and require a special process to be configured as GPIOs, see “Commit
Control” on page 783. The column in the table below titled "Pin Mux/Pin Assignment" lists the GPIO
pin placement for the JTAG/SWD controller signals. The

AFSEL

bit in the GPIO Alternate Function

Select (GPIOAFSEL) register (page 801) is set to choose the JTAG/SWD function. The number in
parentheses is the encoding that must be programmed into the

PMCn

field in the GPIO Port Control

(GPIOPCTL) register (page 818) to assign the JTAG/SWD controller signals to the specified GPIO
port pin. For more information on configuring GPIOs, see “General-Purpose Input/Outputs
(GPIOs)” on page 771.

JTAG/SWD CLK.

TTL

I

PC0 (1)

B15

SWCLK

JTAG TMS and SWDIO.

TTL

I/O

PC1 (1)

C15

SWDIO

JTAG TDO and SWO.

TTL

O

PC3 (1)

C14

SWO

JTAG/SWD CLK.

TTL

I

PC0 (1)

B15

TCK

JTAG TDI.

TTL

I

PC2 (1)

D14

TDI

JTAG TDO and SWO.

TTL

O

PC3 (1)

C14

TDO

JTAG TMS and SWDIO.

TTL

I

PC1 (1)

C15

TMS