Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X 데이터 시트

Important: The

MODE

field in the EPICFG register determines which configuration is enabled.

For EPIHB16TIME4 to be valid, the

MODE

field must be 0x3.

EPI Host-Bus 16 Timing Extension (EPIHB16TIME4)

Base 0x400D.0000
Offset 0x31C
Type RW, reset 0x0002.2000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

PSRAMSZ

reserved

IRDYDLY

reserved

RW

RW

RW

RO

RO

RO

RO

RO

RW

RW

RO

RO

RO

RO

RO

RO

Type

0

1

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

RDWSM

reserved

WRWSM

reserved

CAPWIDTH

reserved

RW

RO

RO

RO

RW

RO

RO

RO

RO

RO

RO

RO

RW

RW

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

1

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x00

RO

reserved

31:26

CS3n Input Ready Delay

Description

Value

reserved

0

Stall begins one EPI clocks past iRDY low being sampled on
the rising edge of EPIO clock.

1

Stall begins two EPI clocks past iRDY low being sampled on
the rising edge of EPIO clock.

2

Stall begins three EPI clocks past iRDY low being sampled on
the rising edge of EPIO clock.

3

0x0

RW

IRDYDLY

25:24

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x000

RO

reserved

23:19

PSRAM Row Size

Defines the row size for the PSRAM controlled by CS3n

Description

Value

No row size limitation

0x0

128 B

0x1

256 B

0x2

512 B

0x3

1024 B

0x4

2048 B

0x5

4096 B

0x6

8192 B

0x7

0x2

RW

PSRAMSZ

18:16