Microchip Technology MA240029 데이터 시트

 2010-2011 Microchip Technology Inc.

DS39996F-page 247

bit 7-6

Receive Interrupt Mode Selection bits 

11

 = Interrupt is set on an RSR transfer, making the receive buffer full (i.e., has 4 data characters)

10

 = Interrupt is set on an RSR transfer, making the receive buffer 3/4 full (i.e., has 3 data characters)

0x

 = Interrupt is set when any character is received and transferred from the RSR to the receive buffer;

receive buffer has one or more characters

bit 5

 Address Character Detect bit (bit 8 of received data = 1)

1

 = Address Detect mode is enabled (if 9-bit mode is not selected, this does not take effect)

0

 = Address Detect mode is disabled

bit 4

 Receiver Idle bit (read-only)

1

 = Receiver is Idle

0

 = Receiver is active

bit 3

 Parity Error Status bit (read-only)

1

 = Parity error has been detected for the current character (character at the top of the receive FIFO)

0

 = Parity error has not been detected

bit 2

 Framing Error Status bit (read-only)

1

 = Framing error has been detected for the current character (character at the top of the receive FIFO)

0

 = Framing error has not been detected

bit 1

 Receive Buffer Overrun Error Status bit (clear/read-only)

1

 = Receive buffer has overflowed

0

 = Receive buffer has not overflowed (clearing a previously set OERR bit (1

 0 transition); will reset

the receiver buffer and the RSR to the empty state

bit 0

 Receive Buffer Data Available bit (read-only)

1

 = Receive buffer has data, at least one more character can be read

0

 = Receive buffer is empty

The value of the bit only affects the transmit properties of the module when the IrDA

®

 encoder is enabled 

(IREN = 1).

If UARTEN = 1, the peripheral inputs and outputs must be configured to an available RPn/RPIn pin. See 

 for more information.

 The TRMT bit will be active only after two instruction, cycles once the UTXREG is loaded.