Техническая Спецификация для Atmel Evaluation Kit for AT32uC3A0512, 32-Bit AVR Microcontroller Atmel ATEVK1105 ATEVK1105

READ_MODE = 0: Data is sampled by SMC before the rising edge of NCS

The write protocol is similar to the read protocol. It is depicted in 

. The write cycle

starts with the address setting on the memory address bus. 

The NWE signal is characterized by a setup timing, a pulse width and a hold timing.
1. NWE_SETUP: the NWE setup time is defined as the setup of address and data before

the NWE falling edge;

2. NWE_PULSE: The NWE pulse length is the time between NWE falling edge and NWE

rising edge;

3. NWE_HOLD: The NWE hold time is defined as the hold time of address and data after

the NWE rising edge.

The NWE waveforms apply to all byte-write lines in Byte Write access mode: NWR0 to NWR3.

The NCS signal waveforms in write operation are not the same that those applied in read opera-

tions, but are separately defined:
1. NCS_WR_SETUP: the NCS setup time is defined as the setup time of address before

the NCS falling edge. 

2. NCS_WR_PULSE: the NCS pulse length is the time between NCS falling edge and NCS

rising edge;

3. NCS_WR_HOLD: the NCS hold time is defined as the hold time of address after the

NCS rising edge.

CLK_SMC

A[25:2]

NBS0, NBS1,

A0, A1

NRD

NCS

D[15:0]

t

PACC

Data Sampling

32058K

AVR32-01/12