Справочник Пользователя для Motorola MC68HC908MR16

System Integration Module (SIM)

Reset and System Initialization

MC68HC908MR16/MC68HC908MR32 — Rev. 4.0

Advance Information

 

MOTOROLA

System Integration Module (SIM)

 97

An input to the SIM is reserved for the COP reset signal. The overflow of 
the COP counter causes an internal reset and sets the COP bit in the 
SIM reset status register (SRSR). The SIM actively pulls down the RST 
pin for all internal reset sources.

To prevent a COP module timeout, write any value to location $FFFF. 
Writing to location $FFFF clears the COP counter and bits 12–4 of 
the SIM counter. The SIM counter output, which occurs at least every 
2

13

–2

4

 CGMXCLK cycles, drives the COP counter. The COP should be 

serviced as soon as possible out of reset to guarantee the maximum 
amount of time before the first timeout.

The COP module is disabled if the RST pin or the IRQ pin is held at V

HI

 

while the MCU is in monitor mode. The COP module can be disabled 
only through combinational logic conditioned with the high voltage signal 
on the RST or the IRQ pin. This prevents the COP from becoming 
disabled as a result of external noise. During a break state, V

HI

 on the 

RST pin disables the COP module. 

The SIM decodes signals from the CPU to detect illegal instructions. An 
illegal instruction sets the ILOP bit in the SIM reset status register 
(SRSR) and causes a reset.

Because the MC68HC908MR32 has stop mode disabled, execution of 
the STOP instruction will cause an illegal opcode reset.

An opcode fetch from addresses other than FLASH or RAM addresses 
generates an illegal address reset (unimplemented locations within 
memory map). The SIM verifies that the CPU is fetching an opcode prior 
to asserting the ILAD bit in the SIM reset status register (SRSR) and 
resetting the MCU. A data fetch from an unmapped address does not 
generate a reset.