Texas Instruments TMS320DM646x 用户手册

下载
页码 135
www.ti.com
Ethernet Media Access Controller (EMAC) Registers
Table 39. Ethernet Media Access Controller (EMAC) Registers (continued)
Offset
Acronym
Register Description
Section
164h
MACSTATUS
MAC Status Register
168h
EMCONTROL
Emulation Control Register
16Ch
FIFOCONTROL
FIFO Control Register
170h
MACCONFIG
MAC Configuration Register
174h
SOFTRESET
Soft Reset Register
1D0h
MACSRCADDRLO
MAC Source Address Low Bytes Register
1D4h
MACSRCADDRHI
MAC Source Address High Bytes Register
1D8h
MACHASH1
MAC Hash Address Register 1
1DCh
MACHASH2
MAC Hash Address Register 2
1E0h
BOFFTEST
Back Off Test Register
1E4h
TPACETEST
Transmit Pacing Algorithm Test Register
1E8h
RXPAUSE
Receive Pause Timer Register
1ECh
TXPAUSE
Transmit Pause Timer Register
500h
MACADDRLO
MAC Address Low Bytes Register, Used in Receive Address Matching
504h
MACADDRHI
MAC Address High Bytes Register, Used in Receive Address Matching
508h
MACINDEX
MAC Index Register
600h
TX0HDP
Transmit Channel 0 DMA Head Descriptor Pointer Register
604h
TX1HDP
Transmit Channel 1 DMA Head Descriptor Pointer Register
608h
TX2HDP
Transmit Channel 2 DMA Head Descriptor Pointer Register
60Ch
TX3HDP
Transmit Channel 3 DMA Head Descriptor Pointer Register
610h
TX4HDP
Transmit Channel 4 DMA Head Descriptor Pointer Register
614h
TX5HDP
Transmit Channel 5 DMA Head Descriptor Pointer Register
618h
TX6HDP
Transmit Channel 6 DMA Head Descriptor Pointer Register
61Ch
TX7HDP
Transmit Channel 7 DMA Head Descriptor Pointer Register
620h
RX0HDP
Receive Channel 0 DMA Head Descriptor Pointer Register
624h
RX1HDP
Receive Channel 1 DMA Head Descriptor Pointer Register
628h
RX2HDP
Receive Channel 2 DMA Head Descriptor Pointer Register
62Ch
RX3HDP
Receive Channel 3 DMA Head Descriptor Pointer Register
630h
RX4HDP
Receive Channel 4 DMA Head Descriptor Pointer Register
634h
RX5HDP
Receive Channel 5 DMA Head Descriptor Pointer Register
638h
RX6HDP
Receive Channel 6 DMA Head Descriptor Pointer Register
63Ch
RX7HDP
Receive Channel 7 DMA Head Descriptor Pointer Register
640h
TX0CP
Transmit Channel 0 Completion Pointer Register
644h
TX1CP
Transmit Channel 1 Completion Pointer Register
648h
TX2CP
Transmit Channel 2 Completion Pointer Register
64Ch
TX3CP
Transmit Channel 3 Completion Pointer Register
650h
TX4CP
Transmit Channel 4 Completion Pointer Register
654h
TX5CP
Transmit Channel 5 Completion Pointer Register
658h
TX6CP
Transmit Channel 6 Completion Pointer Register
65Ch
TX7CP
Transmit Channel 7 Completion Pointer Register
660h
RX0CP
Receive Channel 0 Completion Pointer Register
664h
RX1CP
Receive Channel 1 Completion Pointer Register
668h
RX2CP
Receive Channel 2 Completion Pointer Register
66Ch
RX3CP
Receive Channel 3 Completion Pointer Register
670h
RX4CP
Receive Channel 4 Completion Pointer Register
674h
RX5CP
Receive Channel 5 Completion Pointer Register
SPRUEQ6 – December 2007
Ethernet Media Access Controller (EMAC)/Management Data Input/Output (MDIO)
85