Motorola MVME172 用户手册

Programming Model

http://www.mcg.mot.com/literature

4-43

Programmable clock registers are defined in the following paragraphs.

The registers which control IP_c and IP_d are not used on the 200/300-
Series MVME172. 

These three bits select the interrupt level for the 
programmable clock interrupt. Level 0 does not generate 
an interrupt.

Writing a logic 1 to this bit clears the INT status bit. This 
bit always reads as 0.

When IEN is set, the programmable clock interrupt is 
enabled. When IEN is cleared, the interrupt is disabled.

When this bit is high, an interrupt is being generated for 
the programmable clock at the level programmed in IL2-
IL0.

This bit controls which action of the programmable clock 
output causes interrupts.

7

6

5

4

3

2

1

0

0

IRE

INT

IEN

ICLR

IL2

IL1

IL0

R

R/W

R

R/W

C

R/W

R/W

R/W

0  R

0  R

0  R

0  R

0  R

0  R

0  R

0  R

0

Rising Edge

1

Falling Edge