SMSC LAN9311 用户手册

Two Port 10/100 Managed Ethernet Switch with 16-Bit Non-PCI CPU Interface

Revision 1.4 (08-19-08)

226

SMSC LAN9311/LAN9311i

 

5

Lock Enable GPIO 8 (LOCK_GPIO_8)
This bit enables/disables the GPIO 8 lock. This lock prevents a 1588 capture 
from overwriting the Clock value if the 1588_GPIO8 interrupt in the 

 is already set 

due to a previous capture.

R/W

1b

4:3

GPIO 9 Clock Event Mode (GPIO_EVENT_9)
These bits determine the output on GPIO 9 when a clock target compare 
event occurs.

The 1588_GPIO_OE[9] bit in the 

 must be set in order for the 

GPIO output to be controlled by the 1588 block. 

The polarity of the pulse or level is set by the 
GPIO_EVENT_POL_9 bit in the 

. The GPIOBUF[9] bit still determines the 

GPIO buffer type.

R/W

00b

2:1

GPIO 8 Clock Event Mode (GPIO_EVENT_8)
These bits determine the output on GPIO 8 when a clock target compare 
event occurs.

The 1588_GPIO_OE[8] bit in the 

 must be set in order for the 

GPIO output to be controlled by the 1588 block. 

The polarity of the pulse or level is set by the 
GPIO_EVENT_POL_8 bit in the 

. The GPIOBUF[8] bit still determines the 

GPIO buffer type.

R/W

00b

0

Reload/Add (RELOAD_ADD)
This bit determines the course of action when a clock target compare event 
occurs. When set, the 

 are loaded from the 

 and 

 when a clock target compare event 

occurs. When low, the Clock Target Low and High Registers are 
incremented by the Clock Target Reload Low Register when a clock target 
compare event occurs.

R/W

0b