Intel E3815 FH8065301567411 Data Sheet

Intel

®

 Atom™ Processor E3800 Product Family

488

Datasheet

D State Function Control Register Power state behaviour (cpdmmreg.v reg11_lt)

Default: 20D00400h

31

28

24

20

16

12

8

4

0

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 1

RE

SE

RVED

RA

WC

LK

_FREQUE

N

CY

31:10

0b

RW

Project: All Format: 

9:0

000111110

1b

RW

Project: All Format:  

Program this field with rawclk frequency. This is used to generate a divided down clock 

for miscellaneous timers in display. 

Memory Mapped I/O Register

(Size: 32 bits)

PCI Configuration Register (Size: 32 

bits)
GTTMMADR_LSB Reference: 

[B:0, D:2, F:0] + 10h

31

28

24

20

16

12

8

4

0

0 0 1 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0

DPLL_L

O

CK

_TIME

RES

E

RVE

D

DPLL_MIN_PO

WER_DOWN

RE

SERV

ED_1

DO

T_CL

OC

K_PLL_POWER_DO

W

N

_IN_D3

RE

SERV

ED_2

RE

SERV

ED_3

DO

T_C

LOC

K_GA

TING

31:16

001000001

1010000b

RW

(DevCDV): 

This is the time required to the DPLL to relock. The counter using the HRAW clk (5nsec) 

and resolution of 5nsec. (SEG DPLL lock time is 42usec)