Texas Instruments FPD- Link LVDS to FPD-Link II Embedded Clock LVDS Converter DS99R421 Evaluation Kit FPDXSDUR-43USB/NOP FPDXSDUR-43USB/NOPB Datenbogen

Produktcode
FPDXSDUR-43USB/NOPB
Seite von 40
 
 
National Semiconductor Corporation 
 
Date: 5/12/2008 
Page 14 of 39 
Configuration Settings for the De-serializer Board
 
 
Table 4. 
 
 S1, S2: De-serializer Input Features Selection 
Reference 
Description 
Input = L 
Input = H 
S1 
RPWDNB 
PoWerDowN Bar Power 
Down 
(Disabled) 
Normal 
Operational 
(Default) 
PTOSEL 
Progressive Turn On 
SEL
ect 
Enabled 
(Default) 
Disabled 
RESRVD 
RESeRVe
Don’t care 
Don’t care 
 
 
 
Reference 
Description 
Input = L 
Input = H 
S2 
RRFB 
Latch input data on Rising 
or Falling edge of TCLK 
Falling Edge 
(Default) 
Rising Edge 
REN 
Receiver Output Data 
ENabled 
Disabled Enabled 
(Default)
 
BISTEN 
BIST ENable 
Note: MUST set DS99R421 
BISTEN = H.  Use in 
combination with BISTM pin. 
Normal 
Operating 
Mode, BIST 
Disabled 
(Default)
 
BIST Mode 
Enabled 
BISTM 
BIST Mode 
Don’t care if BISTEN=L. 
BISTEN MUST be High 
(enabled) for this pin to be 
functional. 
Per Channel 
pass/fail; 
RxOUT[23:0]
=H: pass; 
RxOUT[23:0]
=H: fail  
RxOUT[7:0]: 
binary error 
counting 
mode (up to 
255 errors); 
RxOUT[23:8]: 
normal 
operation 
RAOFF 
RAndomizer OFF 
 
Randomizer 
ON.
 
(Default) 
Note: 
DS99R421 
RAOFF MUST 
also be set Low.
 
 
Randomizer 
OFF. 
 
Note: 
DS99R421 
RAOFF MUST 
also be set High.
 
SLEW 
SLEW rate control 
for ROUT[23:0] and RCLK 
(Default) 
~2X slew rate, 
~2X drive 
strength