Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

Time

Count

GPTMTnR=GPTMnMR

GPTMTnR=GPTMnMR

0xC350

0x411A

TnPWML = 0

TnPWML = 1

TnEN set

When synchronizing the timers using the GPTMSYNC register, the timer must be properly configured
to avoid glitches on the CCP outputs. Both the

TnPLO

and the

TnMRSU

bits must be set in the

GPTMTnMR register. Figure 16-5 on page 1115 shows how the CCP output operates when the

TnPLO

and

TnMRSU

bits are set and the GPTMTnMATCHR value is greater than the GPTMTnILR value.

CCP

CounterV

alue

GPTMnMATCHR

GPTMnILR

CCP set if GPTMnMATCHR ≠ GPTMnILR

Figure 16-6 on page 1116 shows how the CCP output operates when the

PLO

and

MRSU

bits are set

and the GPTMTnMATCHR value is the same as the GPTMTnILR value. In this situation, if the PLO
bit is 0, the CCP signal goes high when the GPTMTnILR value is loaded and the match would be
essentially ignored.