Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

CCP

CCP not set if GPTMnMATCHR = GPTMnILR

GPTMnMATCHR

CounterV

alue

GPTMnILR

Figure 16-7 on page 1116 shows how the CCP output operates when the

PLO

and

MRSU

bits are set

and the GPTMTnILR is greater than the GPTMTnMATCHR value.

GPTMnMATCHR = GPTMnILR-1

GPTMnMATCHR = GPTMnILR-2

GPTMnILR

GPTMnMATCHR == 0

CCP

CCP

CCP

Pulse width is 1 clock when GPTMnMATCHR = GPTMnILR - 1

Pulse width is 2 clocks when GPTMnMATCHR = GPTMnILR - 2

Pulse width is GPTMnILR clocks when GPTMnMATCHR= 0

The Wait-for-Trigger mode allows daisy chaining of the timer modules such that once configured,
a single timer can initiate multiple timing events using the Timer triggers. Wait-for-Trigger mode is
enabled by setting the

TnWOT

bit in the GPTMTnMR register. When the

TnWOT

bit is set, Timer N+1

does not begin counting until the timer in the previous position in the daisy chain (Timer N) reaches
its time-out event. The daisy chain is configured such that GPTM1 always follows GPTM0, GPTM2
follows GPTM1, and so on. If Timer A is configured as a 32-bit (16/32-bit mode) timer (controlled
by the

GPTMCFG

field in the GPTMCFG register), it triggers Timer A in the next module. If Timer A

is configured as a 16-bit (16/32-bit mode) timer, it triggers Timer B in the same module, and Timer
B triggers Timer A in the next module. Figure 16-8 on page 1117 shows how the

GPTMCFG

bit affects

the daisy chain. This function is valid for one-shot, periodic, and PWM modes.

If the application requires cyclical daisy-chaining, the

TAWOT

bit in the GPTMTAMR register

of Timer 0 can be set. In this case, Timer 0 waits for a trigger from the last timer module in
the chain.