Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

Timer B

Timer A

1

0

Timer B

Timer A

1

0

GPTMTnMR.TnWOT

Timer B ADC Trigger

Timer A ADC Trigger

Timer B ADC Trigger

Timer A ADC Trigger

GPTMTnMR.TnWOT

The GPTM Synchronizer Control (GPTMSYNC) register in the GPTM0 block can be used to
synchronize selected timers to begin counting at the same time. Setting a bit in the GPTMSYNC
register causes the associated timer to perform the actions of a timeout event. An interrupt is not
generated when the timers are synchronized. If a timer is being used in concatenated mode, only
the bit for Timer A must be set in the GPTMSYNC register.

All timers must use the same clock source for this feature to work correctly.

Table 16-10 on page 1117 shows the actions for the timeout event performed when the timers are
synchronized in the various timer modes.

N/A

─

32-bit One-Shot
(concatenated timers)

Count value = ILR

Down

32-bit Periodic
(concatenated timers)

Count value = 0

Up

Count value = 0

Up

32-bit RTC
(concatenated timers)

N/A

─

16- bit One Shot
(individual/split timers)

Count value = ILR

Down

16-bit Periodic
(individual/split timers)

Count value = 0

Up

Count value = ILR

Down

16-bit Edge-Count
(individual/split timers)

Count value = 0

Up

Count value = ILR

Down

16- bit Edge-Time
(individual/split timers)

Count value = 0

Up

Count value = ILR

Down

16-bit PWM