Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

Description

Reset

Type

Name

Bit/Field

Digital Comparator Interrupt Status on SS1

Description

Value

No interrupt has occurred or the interrupt is masked.

0

Both the

INRDC

bit in the ADCRIS register and the

DCONSS1

bit in the ADCIM register are set, providing a level-based
interrupt to the interrupt controller.

1

This bit is cleared by writing a 1 to it. Clearing this bit also clears the

INRDC

bit in the ADCRIS register.

0

RO

DCINSS1

17

Digital Comparator Interrupt Status on SS0

Description

Value

No interrupt has occurred or the interrupt is masked.

0

Both the

INRDC

bit in the ADCRIS register and the

DCONSS0

bit in the ADCIM register are set, providing a level-based
interrupt to the interrupt controller.

1

This bit is cleared by writing a 1 to it. Clearing this bit also clears the

INRDC

bit in the ADCRIS register.

0

RO

DCINSS0

16

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0

RO

reserved

15:12

SS3 DMA Interrupt Status and Clear

Description

Value

No interrupt has occurred or the interrupt is masked.

0

Both the

DMAINR3

bit in the ADCRIS register and the

DMAMASK3

bit in the ADCIM register are set, providing a level-based
interrupt to the interrupt controller.

1

This bit is cleared by writing a 1. Clearing this bit also clears the

DMAINR3

bit in the ADCRIS register.

0

RW1C

DMAIN3

11

SS2 DMA Interrupt Status and Clear

Description

Value

No interrupt has occurred or the interrupt is masked.

0

Both the

DMAINR2

bit in the ADCRIS register and the

DMAMASK2

bit in the ADCIM register are set, providing a level-based
interrupt to the interrupt controller.

1

This bit is cleared by writing a 1. Clearing this bit also clears the

DMAINR2

bit in the ADCRIS register.

0

RW1C

DMAIN2

10