Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

Description

Reset

Type

Name

Bit/Field

SS1 DMA Interrupt Status and Clear

Description

Value

No interrupt has occurred or the interrupt is masked.

0

Both the

DMAINR1

bit in the ADCRIS register and the

DMAMASK1

bit in the ADCIM register are set, providing a level-based
interrupt to the interrupt controller.

1

This bit is cleared by writing a 1. Clearing this bit also clears the

DMAINR1

bit in the ADCRIS register.

0

RW1C

DMAIN1

9

SS0 DMA Interrupt Status and Clear

Description

Value

No interrupt has occurred or the interrupt is masked.

0

Both the

DMAINR0

bit in the ADCRIS register and the

DMAMASK0

bit in the ADCIM register are set, providing a level-based
interrupt to the interrupt controller.

1

This bit is cleared by writing a 1. Clearing this bit also clears the

DMAINR0

bit in the ADCRIS register.

0

RW1C

DMAIN0

8

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0

RO

reserved

7:4

SS3 Interrupt Status and Clear

Description

Value

No interrupt has occurred or the interrupt is masked.

0

Both the

INR3

bit in the ADCRIS register and the

MASK3

bit in

the ADCIM register are set, providing a level-based interrupt to
the interrupt controller.

1

This bit is cleared by writing a 1. Clearing this bit also clears the

INR3

bit in the ADCRIS register.

0

RW1C

IN3

3

SS2 Interrupt Status and Clear

Description

Value

No interrupt has occurred or the interrupt is masked.

0

Both the

INR2

bit in the ADCRIS register and the

MASK2

bit in

the ADCIM register are set, providing a level-based interrupt to
the interrupt controller.

1

This bit is cleared by writing a 1. Clearing this bit also clears the

INR2

bit in the ADCRIS register.

0

RW1C

IN2

2