Texas Instruments Development Kit for TM4C129x,Tiva™ ARM® Cortex™ -M4 Microcontroller DK-TM4C129X DK-TM4C129X Datenbogen

This register contains enables for each of the QEI module interrupts. An interrupt is asserted to the
interrupt controller if the corresponding bit in this register is set.

QEI Interrupt Enable (QEIINTEN)

QEI0 base: 0x4002.C000
Offset 0x020
Type RW, reset 0x0000.0000

16

17

18

19

20

21

22

23

24

25

26

27

28

29

30

31

reserved

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

INTINDEX

INTTIMER

INTDIR

INTERROR

reserved

RW

RW

RW

RW

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

RO

Type

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

0

Reset

Description

Reset

Type

Name

Bit/Field

Software should not rely on the value of a reserved bit. To provide
compatibility with future products, the value of a reserved bit should be
preserved across a read-modify-write operation.

0x0000.000

RO

reserved

31:4

Phase Error Interrupt Enable

The

INTERROR

bit is only applicable when the QEI is operating

in quadrature phase mode (

SIGMODE

=0) and should be

masked when

SIGMODE

=1.

Description

Value

The

INTERROR

interrupt is suppressed and not sent to the

interrupt controller.

0

An interrupt is sent to the interrupt controller when the

INTERROR

bit in the QEIRIS register is set.

1

0

RW

INTERROR

3

Direction Change Interrupt Enable

Description

Value

The

INTDIR

interrupt is suppressed and not sent to the interrupt

controller.

0

An interrupt is sent to the interrupt controller when the

INTDIR

bit in the QEIRIS register is set.

1

0

RW

INTDIR

2

Timer Expires Interrupt Enable

Description

Value

The

INTTIMER

interrupt is suppressed and not sent to the

interrupt controller.

0

An interrupt is sent to the interrupt controller when the

INTTIMER

bit in the QEIRIS register is set.

1

0

RW

INTTIMER

1