Fujitsu FR81S User Manual

CHAPTER 40: MULTI-FUNCTION SERIAL INTERFACE 

 

 

6. Operation of CSIO 

 

FUJITSU SEMICONDUCTOR LIMITED 

CHAPTER : MULTI-FUNCTION SERIAL INTERFACE 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

214 



 Transmission operation   

(1) With serial data output enabled (SMR:SOE=1) and transmission operation enabled (SCR:TXE=1), 

writing transmission data to TDR sets SSR:TDRE=0. 

(2) Transmission operation will be started and the first bit will be output when serial chip select pin (SCS) 

becomes active. After transmission operation is started, the transmission data will be output in 

synchronization with a rising edge of the serial clock (SCK) output. 

(3) Outputting the transmission data in the first bit sets SSR:TDRE=1, and the transmission interrupt is 

enabled (SCR:TIE=1), a transmission interrupt request will be generated. At this time, the transmission 

data in the second byte can be written. 

(4) Transmission operation will be terminated when serial chip select pin (SCS) becomes inactive, and serial 

output pin (SOUT) becomes "H".   

After transmission operation is enabled (SCR:TXE=1), when you write first transmitting data to the TDR 

while serial clock (SCK) is at a level other than mark level, the first bit of the data will not be output and 

correct transmission operation will not be performed. After transmission operation is enabled (SCR:TXE=1), 

writing the first transmitting data to the TDR must be made while serial clock (SCK) is at mark level. 

 



 Reception operation 

(1) With serial data output disabled (SMR:SOE=0) and reception operation enabled (SCR:RXE=1), reception 

operation will be started when the serial chip select pin (SCS) becomes active, and . reception data will be 

sampled at a falling edge of the serial clock input (SCK). 

(2) Receiving the last bit sets SSR:RDRF=1 and when the reception interrupt is enabled (SCR:RIE=1), a 

reception interrupt request will be generated. At this time, the receive data (RDR) can be read. 

(3) Reading the received data (RDR) clears SSR:RDRF to "0". 

(4) Reception operation will be terminated when serial chip select pin (SCS) becomes inactive. 

 



 Transmission/Reception operation 

(1) To perform transmission and reception at the same time, enable serial data output (SMR:SOE=1) and 

enable transmission/reception operation (SCR:TXE, RXE=1). 

(2) When transmission data is written in TDR, SSR:TDRE=0 is set. When serial chip select pin (SCS) will 

become active, transmission/reception will be started and the first bit will be output. When 

transmission/reception is started, the transmission data is output in synchronization with the rising edge of 

serial clock (SCK) input. When the first bit of transmitting data is output, SSR:TDRE=1 is set, and when 

transmission interrupt is enabled (SCR:TIE=1), a transmission interrupt request is output. At this time, the 

transmission data of the second byte can be written. 

(3) The reception data will be sampled at a falling edge of the serial clock input (SCK). Receiving the last bit 

of receiving data sets SSR:RDRF=1 and when the reception interrupt is enabled (SCR:RIE=1), a 

reception interrupt request will be generated. At this time, the receive data (RDR) can be read. Reading 

the received data (RDR) clears SSR:RDRF to "0". 

(4) Transmission/reception operation will be terminated when serial chip select pin (SCS) becomes inactive, 

and serial output pin (SOUT) becomes "H". 

MN705-00010-1v0-E

1527