Fujitsu FR81S User Manual

CHAPTER 40: MULTI-FUNCTION SERIAL INTERFACE 

 

 

6. Operation of CSIO 

 

FUJITSU SEMICONDUCTOR LIMITED 

CHAPTER : MULTI-FUNCTION SERIAL INTERFACE 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

222 



 Transmission operation 

(1) With serial data output enabled (SMR:SOE=1) and transmission operation enabled (SCR:TXE=1), 

writing transmission data to TDR sets SSR:TDRE=0. 

(2) When the serial chip select pin (SCS) becomes active, the transmission operation is started and the data of 

the first bit is output. Then, the transmission data is output in synchronization with a falling edge of the 

serial clock (SCK) output. 

(3) When the transmission data of the first bit is output, SSR:TDRE=1 is set, and when the transmission 

interrupt is enabled (SCR:TIE=1), a transmission interrupt request is output. At this time, the transmission 

data in the second byte can be written. 

(4) When the serial chip select pin (SCS) becomes inactive, the transmission operation is terminated and the 

serial output pin (SOUT) becomes "H". 

After the transmission operation is enabled (SCR:TXE=1), if transmission data is written to the first TDR 

except when serial clock (SCK) is at the mark level, the first bit of data is not output and transmission is not 

operated normally. After the transmission operation is enabled (SCR:TXE=1), write transmission data to the 

first TDR when serial clock (SCK) is at the mark level. 

 



 Reception operation 

(1) With serial data output disabled (SMR:SOE=0), and reception operation enabled (SCR:RXE=1), the 

reception operation starts when the serial chip select pin (SCS) becomes active, and then the reception 

data is sampled at a rising edge of the serial clock input (SCK). 

(2) Receiving the last bit sets SSR:RDRF=1 and, if the reception interrupt is enabled (SCR:RIE=1), outputs a 

reception interrupt request. 

At this time, the reception data (RDR) can be read. 

(3) Reading the reception data (RDR) clears SSR:RDRF to "0". 

(4) When the serial chip select pin (SCS) becomes inactive, the reception operation is terminated. 



 Transmission/Reception operation 

(1) To perform transmission and reception at the same time, enable serial data output (SMR:SOE=1) and 

enable transmission/reception operation (SCR:TXE, RXE=1). 

(2) When transmission data is written in TDR, SSR:TDRE=0 is set. When the serial chip select pin (SCS) 

becomes active, the transmission/reception operation is started and the data of the first bit is output. Then, 

the transmission data is output in synchronization with a falling edge of the serial clock (SCK) input. 

When the transmission data of the first bit is output, SSR:TDRE=1 is set, and when the transmission 

interrupt is enabled (SCR:TIE=1), a transmission interrupt request is output. At this time, the transmission 

data in the second byte can be written. 

(3) Reception data is sampled by the rising edge of the serial clock (SCK) input. When the last bit of 

reception data is received, SSR:RDRF=1 is set, and when reception interrupt is enabled (SCR:RIE=1), a 

reception interrupt request is output. At this time, the reception data (RDR) can be read. When the 

reception data is read, SSR:RDRF is cleared to "0". 

(4) When the serial chip select pin (SCS) becomes inactive, the transmission/reception operation is 

terminated and the serial output pin (SOUT) becomes "H". 

MN705-00010-1v0-E

1535