Fujitsu FR81S User Manual

CHAPTER 40: MULTI-FUNCTION SERIAL INTERFACE 

 

 

7. Operation of LIN Interface (v2.1) 

 

FUJITSU SEMICONDUCTOR LIMITED 

CHAPTER : MULTI-FUNCTION SERIAL INTERFACE 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

255 

 

Table 7-2 shows the relationship between the LIN-UART interrupt control bits and the interrupt factors in 

the LIN assist mode. 

 

Table 7-2 Interrupt Control Bits and Interrupt Factors for LIN Interface (v2.1) (assist mode)

  

Interrupt 

type 

Interrupt 

request flag 

bit 

Flag 

register 

Interrupt factor 

Interrupt 

factor 

enable bit 

How to clear the interrupt 

request 

Recep- 

tion 

RDRF 

SSR 

1-byte reception 

SCR:RIE 

Reading reception data (RDR) 

Reception of as much 

data as specified by 

FBYTE 

Reading reception data (RDR) 

until the reception FIFO becomes   

empty 

Detection of reception 

idle for 8-bit time or 

more while there is valid 

data in the reception 

FIFO with the FRIIE bit 

set to "1". 

ORE 

SSR 

Overrun error 

Writing "1" to the reception error 

flag clear bit (SSR:REC) 

FRE 

SSR 

Framing error 

LBSER 

LAMSER  LIN bus error detection 

LAMIER:LASE

RIE 

Writing "0" to the 

LAMESR:LBSER

 

LPFER 

LAMESR  LIN Sync Data error 

detection

 

LAMIER:LSFE

RIE 

Writing "0" to the 

LAMESR:LSFER

 

LPTER 

LAMESR 

LIN ID parity error 

detection

 

LAMIER:LPTE

RIE 

Writing "0" to the 

LAMESR:LPTER

 

LCSER 

LAMESR  LIN checksum error 

detection

 

LAMIER:LCSE

RIE 

Writing "0" to the 

LAMESR:LCSER

 

Trans- 

mission 

TDRE 

SSR 

Transmission register is 

empty 

SCR:TIE 

Writing the transmit data (TDR) 

or writing of "1" to the 

transmission FIFO operation 

enable bit while the transmission 

FIFO operation enable bit is "0" 

and there is valid data in the 

transmission FIFO 

(retransmission)*

1

 

TBI 

SSR 

No transmission 

operation 

SCR:TBIE 

Write to the transmit data (TDR), 

write "1" to the Lin break field set 

bit(LBR), or write "1" to the 

transmission FIFO operation 

enable bit when it is "0" and the 

transmission FIFO has valid data 

(retransmission)*

1

 

FDRQ 

FCR1 

The storage data value 

of the transmission 

FIFO is FTICR setting 

value or less, or the 

value is empty. 

FCR1:FTIE 

Writing of "0" to the FIFO 

transmission data request bit 

(FCR1:FDRQ), or transmission 

FIFO is full 

MN705-00010-1v0-E

1568