Fujitsu FR81S User Manual

CHAPTER 3: CPU 

 

 

10. Memory Protection Function (MPU) 

 

FUJITSU SEMICONDUCTOR LIMITED 

CHAPTER : CPU 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

37 

The bit configuration of the data access error address register is shown. 

This register stores the address where a data access error occurred. 



 DEAR : Address 0328

 

bit31 

bit30 

•          •          • 

bit2 

bit1 

bit0 

 

 

DEA[31:0] 

Initial value 

X 

X 

•          •          • 

X 

X 

X 

Attribute  R,WX  R,WX 

•          •          • 

R,WX  R,WX  R,WX 

 

[bit31 to bit0] DEA[31:0] (Data Access Error Address) 

This register stores the address where a data access error occurred when a violation has not occurred in the 

data access error status register (DESR.DAE =0). If the protection violation occurred while accessing 

system registers, the access address from the CPU is stored as it is without being aligned. If the result of 

performing a bus access is an error, the address is aligned. 

 

MN705-00010-1v0-E

134