Fujitsu FR81S User Manual

CHAPTER 19: BASE TIMER 

 

 

4. Registers 

 

FUJITSU SEMICONDUCTOR LIMITED 

 : BASE TIMER 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

21 

The  bit  configuration  of  the  simultaneous  software  activation  register  (BTSSSR)  is  shown 

below. 

This register is the input signal in the I/O modes 5 and 6. Trigger can be generated simultaneously for all 

channels with this register. 



    BTSSSR : Address 009E

 

bit15 

bit14 

bit13 

bit12 

bit11 

bit10 

bit9 

bit8 

 

 

Reserved 

Initial value 

1 

1 

1 

1 

1 

1 

1 

1 

Attribute  R1,WX  R1,WX  R1,WX  R1,WX  R1,WX  R1,WX  R1,WX  R1,WX 

 

 

bit7 

bit6 

bit5 

bit4 

bit3 

bit2 

bit1 

bit0 

 

 

Reserved 

SSSR1  SSSR0 

Initial value 

1 

1 

1 

1 

1 

1 

1 

1 

Attribute  R1,WX  R1,WX  R1,WX  R1,WX  R1,WX  R1,WX  R1,W 

R1,W 

 

[bit1] SSSR1 (Software Synchronous Start Register ch.1) : Simultaneous software activation bit ch.1 
[bit0] SSSR0 (Software Synchronous Start Register ch.0) : Simultaneous software activation bit ch.0 

These bits are the input signal in the I/O modes 5 and 6. For the connections, see Figure 5-2 . 

SSSR0/1 

Description 

0 

No effect on the operation. 

1 

"1" pulse to the timer input,then the corresponding channel is activated. 

MN705-00010-1v0-E

654