Delta Tau GEO BRICK LV Reference Manual

 

 

 

 

Bit 15   

C.S. Hold Program (H) 

X:$060001-$060008 

 

DPRAM feedrate override values for CS 1-8 

(0x0006, 0x000A, …, 0x0022)   

(override % = 100 * [value * 256] / I10) 

Y:$060009   

 

DPRAM extended motor command enable mask bits 

(0x0024) 

 

 

(set bit to 1 to enable command, PMAC clears on executing) 

 

 

 

Bit 0 

 

Motor n+1 command enable 

 

 

 

… 

 

 

 

Bit 7 

 

Motor n+8 command enable 

 

 

 

 

(set bit to 1 to enable override from DPRAM, 0 to disable) 

 

 

 

Bits 8-15 

Extended base motor number “n” 

X:$060009   

 

DPRAM command error bits (=1 for error, user cleared to 0) 

(0x0026) 
 

 

 

Bit 0 

 

Motor n+1 command error 

 

 

 

… 

 

 

 

Bit 7 

 

Motor n+8 command error 

X:$06001A   

 

Motor foreground data reporting control (used if I48=1) 

(0x006A) 

 

Bit 15  0 = Host ready; 1 = Host accessing buffer 

Y:$06001B   

 

Servo counter bits 0-15 (from X:$0) 

(0x006C) 
X:$06001B   

 

Motor foreground data reporting control (used if I48=1) 

(0x006E) 

 

Bit 15  0 = PMAC accessing buffer; 1 = PMAC ready 

 

 

 

Bits 0-7 Servo counter bits 16-23 (from X:$0) 

Y:$06001C   

 

Motor data reporting control mask 

(0x0070) 

 

Bit 15  0 = Motor 16 not reported; 1 = Motor 16 reported 

 

 

 

Bit 14  0 = Motor 15 not reported; 1 = Motor 15 reported 

 

 

 

… 

 

 

 

Bit 1 

0 = Motor 2 not reported; 1 = Motor 2 reported 

 

 

 

Bit 0 

0 = Motor 1 not reported; 1 = Motor 1 reported 

X:$06001C   

 

Motor data reporting control mask 

(0x0072) 

 

Bit 15  0 = Motor 32 not reported; 1 = Motor 32 reported 

 

 

 

Bit 14  0 = Motor 31 not reported; 1 = Motor 31 reported 

 

 

 

… 

 

 

 

Bit 1 

0 = Motor 18 not reported; 1 = Motor 18 reported 

 

 

 

Bit 0 

0 = Motor 17 not reported; 1 = Motor 17 reported 

Note: Turbo PMAC 24-bit registers are copied into the low 24 bits of a 32-bit DPRAM word.  Bit 23 is 
sign-extended into bits 24 – 31.  Turbo PMAC 48-bit registers are treated as 2 24-bit registers.  Each 24-
bit register is copied into the low 24 bits of a 32-bit DPRAM word.  Bit 23 is sign-extended into bits 24 – 
31.  The host computer must re-assemble these values into a single fixed-point or floating-point value.