Manualsbrain.com
  1. Manuals
  2. Brands
  3. Fujitsu
  4. FR81S
  5. User Manual

Fujitsu FR81S User Manual

Download
Page of 2342
CHAPTER 13: EXTERNAL INTERRUPT INPUT 
 
 
4. Registers 
 
FUJITSU SEMICONDUCTOR LIMITED 
CHAPTER : EXTERNAL INTERRUPT INPUT 
FUJITSU SEMICONDUCTOR CONFIDENTIAL 
9 
4.3.  External Interrupt Request Level Register 0/1 : 
ELVR0/ELVR1 (External interrupt LeVel Register 0/1)   
The bit configuration of external interrupt request level register 0/1 (ELVR0/ELVR1) is shown 
below. 
This register selects detection conditions for external interrupt requests. 
 ELVR0 : Address 0552
H
 (Access: Byte, Half-word, Word) 
  ELVR1 : Address 0556
H 
(Access: Byte, Half-word, Word) 
 
bit15 
bit14 
bit13 
bit12 
bit11 
bit10 
bit9 
bit8 
 
 
LB7 
LA7 
LB6 
LA6 
LB5 
LA5 
LB4 
LA4 
Initial value 
0 
0 
0 
0 
0 
0 
0 
0 
Attribute  R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
 
 
bit7 
bit6 
bit5 
bit4 
bit3 
bit2 
bit1 
bit0 
 
 
LB3 
LA3 
LB2 
LA2 
LB1 
LA1 
LB0 
LA0 
Initial value 
0 
0 
0 
0 
0 
0 
0 
0 
Attribute  R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
R/W 
 
[bit15 to bit1] LB7 to LB0 (Level select B) : Level select B 
[bit14 to bit0] LA7 to LA0 (Level select A) : Level select A 
These bits select detection conditions for external interrupt requests. Combination of 2 bits, LA bit and LB bit 
will be used. 
LBn  LAn 
Detection conditions 
0 
0 
"L" level detection(Initial value) 
0 
1 
"H" level detection 
1 
0 
Rising edge detection 
1 
1 
Falling edge detection 
 
When the request input is a level (LAn, LBn =00 or 01), the corresponding bit (ERn) will turn back to "1" if 
INTn pin input is still in the effective levels after setting the external interrupt request bit (ERn) to "0". 
⋅
 
ELVR0:LA/LB0 corresponds to INT0 pin, ELVR0:LA/LB1 to INT1 pin, ..., ELVR0:LA/LB7 to INT7 
pin, ELVR1:LA/LB0 to INT8 pin, ..., ELVR1:LA/LB7 to INT15 pin. 
⋅
 
The factor bit in the interrupt factor register may be set by changing the interrupt request level register. 
Initialize the interrupt factor register after changing the interrupt request level register. 
⋅
 
This register will be initialized by all reset factors except recovery from standby (power shutdown) 
when PMUCTLR:IOCTMD=1. 
MB91520 Series
MN705-00010-1v0-E
482