Intel 2760QM FF8062701065300 User Manual

62

Datasheet, Volume 1

9.

The processor should not be subjected to any static V

TTA, 

V

TTD

 level that exceeds the V

TT_MAX

 associated 

with any particular current. Failure to adhere to this specification can shorten processor lifetime.

10. Baseboard bandwidth is limited to 20 MHz.
11. DC + AC + Ripple specification.
12. The loadlines specify voltage limits at the die measured at the VCC_SENSE and VSS_SENSE lands. Voltage 

regulation feedback for voltage regulator circuits must also be taken from processor VCC_SENSE and 
VSS_SENSE lands. 

13. V

SA_VID

 does not have a loadline, the output voltage is expected to be the VID value.

14. V

CCD

 tolerance at processor pins. Tolerance for VR at remote sense is ±3.3%*V

CCD

.

15. The V

CCPLL

, V

CCD01

, V

CCD23

 voltage specification requirements are measured across vias on the platform. 

Choose V

CCPLL

, V

CCD01

, or V

CCD23

 vias close to the socket and measure with a DC to 100 MHz bandwidth 

oscilloscope limit (or DC to 20 MHz for older model oscilloscopes), using 1.5 pF maximum probe 
capacitance, and 1 M  minimum impedance. The maximum length of the ground wire on the probe should 
be less than 5 mm to ensure external noise from the system is not coupled in the scope probe.

16. DC + AC + Ripple + Ground Noise specification. 
17. VCC has a Vboot setting of 0.0 V and is not included in the PWRGOOD indication. 
18. VSA has a Vboot setting of 0.9 V. 

Notes:
1.

Unless otherwise noted, all specifications in this table apply to all processors. These specifications are 
based on pre-silicon characterization and will be updated as further data becomes available. 

2.

I

CC_TDC

 (Thermal Design Current) is the sustained (DC equivalent) current that the processor is capable of 

drawing indefinitely and should be used for the voltage regulator thermal assessment. The voltage 
regulator is responsible for monitoring its temperature and asserting the necessary signal to inform the 
processor of a thermal excursion. 

3.

Specification is at T

CASE

= 50 °C. Characterized by design (not tested).

4.

I

CCD_01_MAX

 and I

CCD_23_MAX

 refers only to the processor’s current draw and does not account for the 

current consumption by the memory devices. 

5.

Minimum V

CC

 and maximum I

CC

 are specified at the maximum processor temperature. Refer to the 

processor Thermal Mechanical Specification and Design Guide (see 

Section 1.7, “Related Documents”

)

 for 

thermal specifications. ICC_MAX is specified at the relative V

CC_MAX

 point on the V

CC

 load line. The 

processor is capable of drawing I

CC_MAX

 for up to 10 ms.

I

CC_MAX

I

TT_MAX

I

SA_MAX

I

CCD_01_MAX

I

CCD_23_MAX

I

CCPLL_MAX

Max. Processor Current: 
(TDP - 130W)

V

CC

V

TTA

/V

TTD

V

SA

V

CCD_01

V

CCD_23 

V

CCPLL

150

24
24

4
4
2

165

24
24

4
4
2

A
A
A
A
A
A

4, 5

I

CC_TDC

I

TT_TDC

I

SA_TDC

I

CCD_01_TDC

I

CCD_23_TDC

I

CCPLL_TDC

Thermal Design Current: 
(TDP - 130 W)

V

CC

V

TTA

/V

TTD

V

SA

V

CCD_01

V

CCD_23 

V

CCPLL

115

20
20

3
3
2

135

20
20

3
3
2

A
A
A
A
A
A

2, 5

I

CCD_S3

DDR3 System Memory 
Interface Supply Current in 
Standby State

V

CCD_01

V

CCD_23

TBD

TBD

A

3, 4