Fujitsu FR81S User Manual

CHAPTER 41: CAN 

 

 

5. Operation 

 

FUJITSU SEMICONDUCTOR LIMITED 

 : CAN 

FUJITSU SEMICONDUCTOR CONFIDENTIAL 

89 

Basic mode is shown. 

The CAN controller enters basic mode when the Basic bit of the CAN test register (TESTR) is set to "1". 

In basic mode, the CAN controller works without using the message RAM. 

The IF1 message interface register is used for transmission control. 

The message transmission procedure begins with the setting of the send data in the IF1 message interface 

register. The next step is to set the BUSY bit of the IF1 command request register to "1" to issue a 

transmission request. While the BUSY bit is set to "1", the IF1 message interface register is locked or 

transmission is held. 

When the BUSY bit is set to "1", the CAN controller performs the following operation: 

As soon as the CAN bus becomes idling, the CAN controller begins transmission by loading the content of 

the IF1 message interface register to the transmission shift register. When transmission ends normally, the 

BUSY bit is reset to "0", and the locked IF1 message interface register is released. 

While transmission is held, it can be suspended anytime by resetting the BUSY bit of the IF1 command 

request register to "0". When the BUSY bit is reset to "0" during transmission, retransmission that would be 

initiated after an arbitration loss or error will not be initiated. 

The IF2 message interface register is used for reception control. 

All messages are received without using the acceptance filter. The received message can be read when the 

BUSY bit of the IF2 command request register is set to "1". 

When the BUSY bit is set to "1", the CAN controller performs the following operation: 

⋅

 

The CAN controller stores the received message (content of the reception shift register) in the IF2 

message interface register without using the acceptance filter. 

 

If the CAN controller has stored a new message in the IF2 message interface register, it sets the NewDat bit 

to "1". If the CAN controller receives a further new message when the NewDat bit is "1", it sets the MsgLst 

bit to "1". 

⋅

 

In basic mode, all message objects relating to the control/status bits and the control mode settings on 

the IFx command mask register (IFxCMSK) are invalidated. 

⋅

 

The message number in the command request register is invalid. 

⋅

 

On the IF2 message control register, the NewDat and MsgLst bits work as usual, the DLC3 to 0 bits 

identify the received DLC, and the other control bits are read as "0". 

 

MN705-00010-1v0-E

1782